welcome tinhocK1 website

Wednesday, 02/12/2020, 1:16 PM

Chào Guest

Login form

Đăng nhập:
mật khẩu:

Ẩn

Tán Gẫu

500

Bạn thấy web tinhoc K1 thế nào?

Rate my site
Total of answers: 108
[ New messages · Members · Forum rules · Search · RSS ]
  • Page 1 of 1
  • 1
Forum » cộng nghệ thông tin » phần cứng » Một số cải tiến của CPU core 2 duo
Một số cải tiến của CPU core 2 duo
thulinhrong Date: Wednesday, 26/11/2008, 3:59 PM | Message # 1
Nhóm: Removed





Trong thời gian vừa qua mình thấy có rất nhiều bạn trong diễn đàn đã post bài hoặc nhắn tin riêng cho mình để hỏi về bộ vi xử lý mới của Intel là core 2 duo nên vì thế mình nghĩ bài viết này sẽ phần nào giải đáp đc thắc mắc của các bạn

1 - Tiêu chuẩn đánh giá một CPU :
Hiệu năng :
Performance = Frequency x Instructions Per Cycle (IPC)
Frequency = FSB/4

Từ công thức trên có thể thấy để tăng hiệu năng của CPU thì có thể tăng Frequency (dễ thấy nhất) hoặc có thể tăng IPC (hệ số nhân), IPC phụ thuộc vào kiến trúc của CPU (số các instruction decoder và excution block).

Một cách khác để tăng hiệu năng của CPU là giảm số thao tác cần để xử lý cùng một lượng dữ liệu, đây chính là trường hợp của các tập lệnh SIMD như SSE, SSE2, SSE3.
(Thông tin bên lề một tí: Vậy là theo công thức trên sức mạnh CPU phụ thuộc vào tốc độ (frequency) và IPC (số instruction thực hiên được trong 1 cycle)

để tăng sức mạnh cho CPU thì 1 trong 2 cách là tăng frequency , tức tăng độ dài pipeline lên , ppipeline càng nhiều tầng thì frequency max có thể đạt được càng lớn.Tuy nhiên khi tăng độ dài pipeline thì này sinh vẫn đề là số IPC bị giảm xuống (các yếu tố khác giữ nguyên ) cái này đại loại là : mỗi lần thực hiện instruction CPU có khả năng phải truy xuất thông tin trong cache và trong bộ nhớ trung tâm , pipeline càng nhiều tầng thì thời gian truy xuất càng dài dẫn đến việc IPC bị giảm đi.Nếu frequency max có thể được đủ lớn để bù được cho sự giảm IPC này thì kiến trúc pipeline dài sẽ mạnh hơn so với kiến trúc pipeline ngắn

Tóm lại là :
tăng độ dài pipeline
----> IPC giảm
----> frequency max tăng

độ dài pipeline của 1 số kiến trúc CPU Intel

20 tầng với core Willamette và Northwood với frequency tối đa 3,4 GHz
31 tầng với core Prescott và Cedar Mill frequency max 5 GHz.
45 tầng với core Tejas frequency max 7 GHz. (cái này lẽ ra là thế hệ CPU đươc Intel tung ra để tiếp bước kiến trúc netburst của Pen4 nhưng cuối cùng Intel đã thay thế nó bằng Core )

Qua đây có thể thấy rất nhanh vì sao người ta nói Pen4C mạnh hơn Pen4 E , đơn giản bởi vì Pen4 E chưa đạt tới frequency cần thiết để bù lại sự giảm IPC so với Pen4 C . Trên lí thuyết Pen4 E có thể đạt đến tốc độ tối đa 5Gz nhưng vì nhiều yếu tố cản trở như qui trình sản xuất chưa theo kịp dẫn đến hiện tượng CPU tỏa nhiệt và tiêu tốn quá nhiều năng lượng . Ngước lại dòng Pen4 lúc mới được tung ra chạy với frequency dưới 2Ghz cũng chưa tỏ ra thuyết phục , lí do cũng như trên .

Pipeline càng nhiều tầng thì CPU càng có khả năng mạnh hơn . Tuy nhiên khi đạt tới 1 giới hạn , frequency cao ko thể bù lại sự giảm IPC được nữa . Người ta ước tính được số tầng pipeline tối ưu là vào khoảng 55(!) tức là cao hơn rất nhiều so với kiến trúc netburst hiện nay . Tất nhiên yếu tố tỏa nhiệt và tiêu thụ điện năng chưa được tính đên

Trong tương lai xa rất có khả năng Intel sẽ phải quay lại với kiến trúc dựa trên pipeline nhiều tầng khi việc tăng IPC ko thể tiếp tục mãi mãi . Bên cạnh việc tăng thêm số core , tốc độ vận hành cao vẫn là yếu tố quan trọng để gia tăng sức mạnh cho CPU . Vì vậy rất có thể Pen4 vẫn chưa "chết" hẳn như nhiều người lầm tưởng.)

Điện năng tiêu thụ :

Power = Frequency x Voltage x Voltage x Cdynamic




Cdynamic là hằng số phụ thuộc vào kiến trúc của CPU, số transistor và hoạt động của chúng trong suốt quá trình hoạt động của CPU.

Từ 2 công thức trên ta có thể thấy các nhà thiết kế CPU phải tìm ra điểm cân bằng giữa IPC và Cdynamic để tối ưu hóa kiến trúc của CPU sao cho đạt được tỷ số performance/power là tốt nhất. Voltage cũng có ảnh hưởng rất lớn đến tỷ số này nhưng nó phụ thuộc phần lớn vào quy trình sản xuất chứ không phải kiến trúc của CPU và frequency cũng không ảnh hưởng nhiều đến tỷ số này.

Từ những lý do trên mà Intel phải từ bỏ kiến trúc NetBurst (ra đời vào năm 2000 với dòng CPU Pentium 4 nổi tiếng) và đầu tư vào nghiên cứu một kiến trúc mới nhằm cạnh tranh với kiến trúc K8 của AMD (vốn chiếm ưu thế so với kiến trúc NetBurst), kiến trúc mới này gọi là Core Microarchitecture dùng chung cho desktop (Conroe), laptop (Merom) và server (Woodcrest).

2 - Cơ bản về Intel Core Microarchitecture :


Core Microarchitecture có khả năng xử lý tối đa 4 instruction trên một clock cycle, nhanh hơn bất kỳ CPU nào hiện có. Excution pipeline của Core Microarchitecture có 14 stage, ngắn hơn nhiều so với Prescott, Smithfield, ... thuộc kiến trúc NetBurst (với hơn 30 stage). Nếu xét về performance per watt thì pipeline ngắn hơn có một lợi thế không cần phải bàn cãi.

Core Microarchitecture là native dual core, gồm 2 core nằm trên cùng một die, có 64 KB L1 Cache (32 KB cho instruction và 32 KB cho data), support EM64T không như Pentium M và Core Duo (Yonah) chỉ support tính toán 32 bit.

Core Microarchitecture được thiết kế cho nhiều phân khúc thị trường khác nhau. Intel cam kết chỉ cần giảm 15 % frequency thì peak power consumption giảm đến 50 %. Khả năng này cho phép sản xuất các dòng CPU cho các phân khúc thị trường desktop, laptop và server dựa trên Core Microarchitecture. Merom sẽ nhanh hơn thế hệ CPU cho laptop hiện tại của Intel là Core Duo (Yonah) khoảng 20 %, power consumption không vượt quá 35 W. Woodcrest sẽ nhanh hơn thế hệ Xeon hiện tại khoảng 80 %, power consumption khoảng 80 W (giảm 35 %). Conroe sẽ nhanh hơn Pentium D 900 series khoảng 40 %, power consumption của Conroe dòng mainstream khoảng 65 W (giảm 40 %).

(một vài thông tin thêm: Kiến trúc Intel Core Microarchitecture được nhóm kỹ sư người Isarel thiết kế)

3 - Intel Wide Dynamic Excution :

Bằng cách thêm vào một decoder và các excution unit vào mỗi core, công nghệ Wide Dynamic Excution cho phép Core Microarchitecture xử lý tối đa 4 instruction trên một clock cycle (nhanh hơn bất kỳ dòng CPU hiện tại nào của Intel và AMD vốn có khả năng xử lý tối đa 3 instruction trên một clock cycle).

Công nghệ macrofusion cho phép gia tăng số lệnh được xử lý trên một clock cycle. Một tập các cặp x86 instruction như lệnh so sánh theo sau bởi một lệnh rẽ nhánh theo điều kiện, sẽ được xem như một microinstruction và scheduler sẽ thực thi microinstruction này như một single command.

Nhìn hình trên ta có thể thấy 2 instruction jne targ và cmp eax, [mem2] được ghép lại thành một microinstruction là cmpjne eax, [mem2], targ.

4 - Intel Advanced Digital Media Boost :

Các software hiện tại như image, video, audio editing, data encryption, ... dùng rất nhiều các SSE instruction hỗ trợ toán hạng 128 bit. Các CPU hiện tại của Intel cần đến 2 clock cycle để xử lý một SSE instruction toán hạng 128 bit (64 bit cho một clock cycle). Kiến trúc mới Core Microarchitecture có khả năng xử lý SSE instruction toán hạng 128 bit chỉ trong một clock cycle. Việc này sẽ giúp tăng tốc các ứng dụng dùng nhiều SSE instruction. Bên cạnh đó, Intel có thể sẽ thêm vào các lệnh SSE mới.


5 - Intel Advanced Smart Cache :




Core Microarchitecture là CPU native dual core, không như các CPU dual core dòng Pentium D 800, 900 series có L2 cache riêng cho từng core, CPU dựa trên Core Microarchitecture sẽ có L2 cache dùng chung cho cả 2 core, công nghệ này có thể thấy trong các CPU dual core hiện tại của Intel dành cho laptop là Core Duo (codename Yonah). Công nghệ này cho phép điều chỉnh tự động dung lượng L2 cache cho từng core tùy vào tần suất truy xuất L2 cache của từng core. Đặc biệt, nếu cả 2 core cùng làm việc một cách đồng bộ trên cùng một dữ liệu thì dữ liệu này sẽ được lưu một lần tại một nơi trên L2 cache. Thiết kế này đem lại hiệu quả cao hơn so với thiết kế dành riêng cho mỗi core một L2 cache riêng.

Một điểm mạnh khác của L2 cache chia sẻ là giảm tải cho bộ nhớ và bus hệ thống. Giả sử tại một thời điểm nào đó, cả 2 core đều làm việc trên cùng một data. Với thiết kế dual core có L2 cache riêng cho từng core thì sẽ có 2 bản sao của data này trên L2 cache của từng core. Trước khi mỗi core truy xuất bản sao của data trên L2 cache của mình, nó phải đảm bảo đó là bản sao mới nhất của data tại thời điểm đó (vì có thể data đã được cập nhật bởi core còn lại), do đó sẽ có một quá trình update bản sao này diễn ra và quá trình này phải thông qua bộ nhớ và bus hệ thống. Với thiết kế L2 cache chia sẻ thì không cần phải update vì data được lưu một lần tại một nơi trên L2 cache chia sẻ giữa 2 core. Khi một core truy xuất data trên L2 cache chia sẻ thì data đó là mới nhất tại thời điểm đó.

Added (11.26.2008, 12:59 Pm)
---------------------------------------------

6 - Intel Smart Memory Access :

Công nghệ Smart Memory Access cải tiến việc nạp trước dữ liệu. Kiến trúc Core Microarchitecture có 6 đơn vị nạp trước dữ liệu, 2 đơn vị cho việc nạp trước dữ liệu từ bộ nhớ vào L2 cache chia sẻ, 2 đơn vị cho việc nạp trước dữ liệu vào L1 cache của mỗi core. Các đơn vị này hoạt động độc lập và theo dõi các hoạt động truy xuất bộ nhớ của các excution unit và cố gắng nạp trước dữ liệu vào cache thậm chí trước khi có yêu cầu truy xuất tương ứng và dữ liệu được truy xuất trực tiếp từ cache (L1, L2) dĩ nhiên sẽ nhanh hơn so với từ bộ nhớ.

Smart Memory Access cũng bao gồm công nghệ memory disambiguation, giúp nâng cao hiệu quả của việc truy xuất bộ nhớ. Trong đa số trường hợp, các lệnh truy xuất bộ nhớ được thực thi theo thứ tự như khi chúng được đưa vào hàng đợi lệnh. Tuy nhiên trong số các lệnh truy xuất bộ nhớ đó có những lệnh hoàn toàn độc lập với nhau và công nghệ memory disambiguation sẽ phát hiện các lệnh như vậy và sắp xếp lại thứ tự thực thi của các lệnh này sao cho tối ưu, qua đó nâng cao hiệu quả truy xuất bộ nhớ.

7 - Intel Intelligent Power Capability :

Công nghệ Intelligent Power Capability giúp giảm điện năng tiêu thụ của các CPU dựa trên kiến trúc Core Microarchitecture. Các CPU dựa trên kiến trúc Core Microarchitecture có thể chia ra thành các thành phần nhỏ hơn và các thành phần này được cấp điện một cách riêng biệt. Khi có thành phần nào ở trạng thái idle thì CPU sẽ đưa thành phần đó vào trạng thái “ngủ đông” để giảm điện năng tiêu thụ.

8 - So sánh giữa 2 kiến trúc Intel Core Microarchitecture và AMD K8 :

 
Forum » cộng nghệ thông tin » phần cứng » Một số cải tiến của CPU core 2 duo
  • Page 1 of 1
  • 1
Search: